结构与...之间的区别行为与行为verilog中的数据流描述 [英] difference between structural & behavioral & data flow description in verilog

问题描述

verilog中电路的结构和行为以及数据流描述的区别是什么？

what is difference of structural & behavioral & data flow description of circuits in verilog?

推荐答案

以下PDF应详细解释： http://onlinelibrary.wiley.com/doi/10.1002/0471733520.app9/pdf [ ^ ]

Following PDF should explain it in detail: http://onlinelibrary.wiley.com/doi/10.1002/0471733520.app9/pdf[^]

这篇关于结构与...之间的区别行为与行为verilog中的数据流描述的文章就介绍到这了，希望我们推荐的答案对大家有所帮助，也希望大家多多支持IT屋！