AMD 64位模式下的段限制检查 [英] segment limit check in AMD 64-bit mode

问题描述

我正在为64位处理器编写自己的操作系统，并且遇到了一般保护的问题.我的操作系统不会依靠页面错误来实现用户空间保护机制，因此我发现可以通过段限制检查来做到这一点:

I am writing my own OS for 64bit processors and I am stuck with the problem of general protection. My OS will not rely on page fault to implement user space protection mechanism, so I found there is a way to do it with segment limit checking:

VMWare中的此演示文稿

This presentation from VMWare

http://download3.vmware.com/vmworld/2005/pac346.pdf

第20页说:

• 最初的AMD64架构不包括64位模式下的分段

• Initial AMD64 architecture did not include segmentation in 64-bit mode

• EMT64T中也缺少细分

我们如何保护VMM?

• 64位来宾支持需要额外的硬件协助
• 较新的AMD处理器可在64位模式下进行段限制检查

现在，我拥有较新的AMD处理器模型，我的问题是如何在64位(长)模式下实现对AMD处理器的限制段限制检查?我已经下载了开发人员手册的2011年9月版(最新)，但找不到任何地方的方法，请帮忙.

Now, I have the newer AMD processor model and my question is how do I achieve limit segment limit check on AMD processor in 64-bit (long) mode ? I have downloaded the Sep 2011 version (lastest) of developer's manual and I can't find how to do this in any place, please help.

推荐答案

我认为他们可能在谈论扩展功能启用寄存器"(EFER)中的长模式段限制启用位(LMSLE第13位)在第2卷3.1.7页中. 55 .在第114页的"4.12.2 64位模式下的数据限制检查"中对此进行了更详细的描述.请注意，EFER是特定于模型的寄存器(更多信息请参见"6.2.5访问特定于模型的寄存器"第156卷也放在第2卷中.)

I think they're probably talking about the Long Mode Segment Limit Enable bit (LMSLE bit 13) in the "Extended Feature Enable Register" (EFER) in Volume 2 3.1.7 pg. 55. It is describe in a little more detail in "4.12.2 Data Limit Checks in 64-bit Mode" on page 114. Note that EFER is a model-specific register (more in "6.2.5 Accessing Model-Specific Register" pg. 156 also in volume 2).

这篇关于AMD 64位模式下的段限制检查的文章就介绍到这了，希望我们推荐的答案对大家有所帮助，也希望大家多多支持IT屋！