VHDL (Xilinx) 中的错误:无法链接设计 [英] Error in VHDL (Xilinx): failed to link the design
本文介绍了VHDL (Xilinx) 中的错误:无法链接设计的处理方法，对大家解决问题具有一定的参考价值，需要的朋友们下面随着小编来一起学习吧！
问题描述
为什么我在 VHDL 中出现错误?另外，有时:由于之前的流程失败，无法进行流程?
why I get error in VHDL for this? Also, sometimes: cannot do process as a process failed previously?
非常感谢.
推荐答案
对于进程失败的部分，Xilinx 工具编写者似乎有问题，请尝试重新启动它们，如果需要，也可以尝试重新启动您的机器.
For the process failing part, it seems that Xilinx tool writers may have an issue try restarting them and if needed, your machine as well.
这篇关于VHDL (Xilinx) 中的错误:无法链接设计的文章就介绍到这了，希望我们推荐的答案对大家有所帮助，也希望大家多多支持IT屋！
查看全文
